PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-181707

(43) Date of publication of application: 30.06.2000

(51)Int.CI.

G06F 9/38

(21)Application number: 10-358926

(71)Applicant: FUJITSU LTD

(22)Date of filing:

17.12.1998


(72)Inventor: ASAKAWA GAKUO


(54) INSTRUCTION CONTROLLER AND ITS METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To obtain the instruction controller which eliminates the need for hardware which performs a comparing process, etc., relating to an instruction sequence identifier by moving stored information among entries so that entries including unissued instructions constitute entries in continuous order and equalizing the quantity of the movement among the entries to up to the number of instructions which can be decoded at the same time.

SOLUTION: Instructions decoded newly by entries RSE 2 and RSE 4 which become free are shifted in order from the high-order side and stored. Consequently, instructions 1, 3, 5, and 6 are stored in entries RSE 5 to RSE 2 in the older order of instruction decoding. Further,





a reservation station 14 when issuing instructions to an execution unit 15 only issues executable instructions in order from the low-order side of the RSE 5 to guarantee the instruction decoding order. Consequently, conventional logic circuits, in-chip wiring areas, etc., for making it possible to store all decoded instructions in the entries RSE 0 to RSE 5 are greatly reduced.

LEGAL STATUS

[Date of request for examination]

20.11.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

9/38

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-181707

(P2000-181707A)

(43)公開日 平成12年6月30日(2000.6.30)

(51) Int.Cl.7

G06F

酸別記号

3 1 0

370

FΙ

G06F 9/38 テーマコート*(参考)

5B013

310F 370X

審査請求 未請求 請求項の数7 OL (全 10 頁)

(21)出願番号

特願平10-358926

(22)出願日

平成10年12月17日(1998.12.17)

(71) 出顧人 000005223

宮土通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 浅川 岳夫

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100077517

弁理士 石田 敬 (外4名)

Fターム(参考) 5B013 AA13 AA20


(54) 【発明の名称】 命令制御装置及びその方法


(57)【要約】

【課題】 命令制御装置に関し、特に情報処理装置にお いて命令処理を高速に実行するために順序を外れた命令 実行を可能にする命令処理装置の物量を低減し高速動作 が可能な回路構成を提供する。

【解決手段】 解読済みで実行ユニットに発行されてい ない複数個の命令を一時格納する手段を設けた情報処理 装置の命令制御装置であって、前記格納手段は各エント リーの順序がその格納する命令の解読された順序を示す ように構成され、エントリーから命令が発行されるその エントリーが消去され、未発行命令を含むエントリーが 連続した順序でエントリーを構成するようにエントリー 間で格納情報が移動するとともに、そのエントリー間の 移動量が最大で同時に解読されうる命令数に等しいこと から成る。

図 4 図 3のリザベーションステーションの処理動作の一例





【特許請求の範囲】

【請求項1】 解読済みで実行ユニットに発行されてい ない複数個の命令を一時格納する手段を設けた命令制御 装置であって、

1

前記格納手段は各エントリーの順序がその格納する命令 の解読された順序を示すように構成され、エントリーか ら命令が発行されるそのエントリーが消去され、未発行 命令を含むエントリーが連続した順序でエントリーを構 成するようにエントリー間で格納情報が移動するととも うる命令数に等しいことを特徴とする命令制御装置。

【請求項2】 上記格納手段はソースオペランドが使用 可能であることを示す情報を有し、さらに前記情報によ りソースオペランドが使用可能なエントリーが複数存在 する場合には、解読順序が古いエントリーから優先して 実行ユニットに命令を発行する命令発行制御手段を有す る請求項1記載の命令制御装置。

【請求項3】 さらに、命令解読時には解読された命令 の個数だけ加算され、かつエントリーから命令が実行ユ るように構成され、それによって前記命令格納手段中の 未発行命令を有するエントリー数を示す指示手段を設 け、前記指示手段の内容に従って命令解読数を決定する 請求項1又は2記載の命令制御装置。

【請求項4】 前記指示手段の内容と命令の解読位置と から各解読済命令を格納するエントリー番号を決定する 請求項3記載の命令制御装置。

【請求項5】 解読済みで実行ユニットに発行されてい ない複数個の命令を一時格納する手段を設けた情報処理 装置の命令制御方法であって、

前記格納手段のエントリーがオペランド使用可能であっ て且つ最も古い解読済命令を有するエントリーから順次 命令を発行すること、

より新しい解読済命令を格納する上位エントリーに空き エントリーが存在する場合には、各エントリーを順次下 位に移動することで命令解読順序を保持しながら前記空 きエントリーを解消すること、

最上位から所定数のエントリーに空きがあり且つ命令レ ジスタに有効な命令が存在する場合には、前記命令レジ スタからの解読済命令を前記所定数のエントリーに順次 40 動作を管理し制御する。 格納していくこと、を特徴とする命令制御方法。

【請求項6】 さらに、前記解読済命令を所定数のエン トリーに格納する際に、エントリーから命令が実行ユニ ットに発行された発行命令数を命令解読時に解読された 命令の個数から減算した演算値に従って次の命令解読数 を決定すること、を含む請求項5記載の命令制御方法。

【請求項7】 さらに、前記演算値と命令の解読位置と から各解読済命令を格納するエントリー番号を決定する ことを含む請求項6記載の命令制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は命令制御装置及びそ の方法に関し、特に情報処理装置において命令処理を高 速に実行するために順序を外れた命令実行を可能にする 命令処理装置及びその方法に関するものである。

【0002】順序を外れた命令実行処理(out-of-orde r) とは、プログラムにより指示された命令順序とは異 なる順序で入力データがそろった実行可能な命令から随 時実行していく処理をいう。なお、命令の実行自体は任 に、そのエントリー間の移動量が最大で同時に解読され 10 意の順序であるが、その処理結果を保証すべくプログラ ムからアクセス可能な資源、すなわち記憶域やレジスタ 内容等はプログラムの順序で更新参照されるように命令 を実行する。

[0003]

【従来の技術】ところで、命令処理を高速に実行するた め順序を外れた命令実行を可能とする情報処理装置で は、命令の解読サイクルの後に一旦リザベーションステ ーションと呼ばれる解読済命令格納手段にその解読済命 令が複数格納される。そして、それらの解読順序に関係 ニットに発行された場合はその発行命令数だけ減算され 20 なくソースオペランドが使用可能となった解読済命令が 選ばれてリザベーションステーションから演算器に命令 が発行される。

> 【0004】図1は、命令処理装置における命令処理構 成の概要を示したものである。図1において、DRAM 等の大容量メモリからなる主記憶11に記憶されたプロ グラム命令は高速アクセス可能な命令キャッシュ12に 転送される。命令レジスタ(IWR) 13は命令キャッ シュ12から1つ又は複数の命令を一時にフェッチし、 その命令は制御ユニット16内の命令デコーダにより解 30 読されて一旦リザベーションステーション14に格納さ

【0005】リザベーションステーション14は、各命 令が使用するソースオペランド及びオペコードに対応し た演算処理を実行する実行ユニット15が使用可能にな った時点で、前記命令レジスタ13の命令解読順序に関 係なく使用可能となった命令から次段の実行ユニット1 5に発行する。実行ユニット15は前記発行命令に基づ きパイプラインを用いた高速演算処理を実行する。制御 ユニット16は、前述した各機能ブロック11~15の

【0006】また、スーパースカラ方式のプロセッサで は整数演算処理や浮動小数点演算処理等の各処理機能毎 にリザベーションステーション14及び実行ユニット1 5が設けられ、それらに対応する複数の命令が同時並列 的に実行される。制御ユニット16では、図示しないプ リデコード、命令フロー制御、レジスタリネーミング、 及び分岐予測等の処理が行われ、それによって上記順序 を外れた命令実行処理の高速実行を担保する。

【0007】図2は、従来のリザベーションステーショ 50 ンにおける処理動作の一例を示したものである。図2の

(a) の例では、命令レジスタ (IWR) 13からの解 読済命令がリザベーションステーション14の6つのエ ントリーに格納されている。各解読済命令に付した番号 ~ は、番号 から番号 の順で各命令が解読された ことを示している。従って、命令 は最も古く解読され 命令であり、そして命令 は最も新しく解読された命令 である。

【0008】また、図2の(a)では解読済命令 ~ のうち命令 及び が他の命令に先んじて実行可能状態 になった場合を示している。この場合、図2の(b)に 示すように命令の解読順序 ~ に係わらず前記命令 及び が直ちに実行ユニット15に発行され、実行され る。その結果、発行された命令 及び を格納するリザ ベーションステーション14の各エントリーは空きとな る(図に太線枠で示す)。

【0009】その後、図2の(c)に示すように前記空 きエントリーに命令レジスタ13から後続の新たな解読 済命令 及び が格納される。なお、本例の命令レジス タ13は、命令キャッシュ12から同時に3個の命令を フェッチできる。制御ユニット16は、各解読済命令が 使用するアクセス可能な資源(記憶域やレジスタ等)を 管理しており、入力データがそろった実行可能な命令か ら上述した処理を開始させる。

[0010]

【発明が解決しようとする課題】このように、従来にお いては命令レジスタ13からの命令解読情報及び制御ユ ニット16による命令解読終了信号はリザベーションス テーション14内の全てのエントリーに分配する必要が あった。そのため、図2の(c)に点線枠17で示すそ のための論理回路やチップ内配線域等の物量が増加する という問題があった。また、その結果動作遅延が増大 し、その保証のためにより多くのサイクルタイムが必要 となる等の問題点を有していた。

【0011】さらに、図2の(b)及び(c)に示した ように、リザベーションステーション14上では命令解 読順序は保証されない。そのため、従来では命令解読順 序を決定するのに、各エントリーに命令順序識別子(I ID)を設け、この識別子をハードウェア比較器等を使 って比較していた(図2の(c)の点線枠18)。その 結果、ここでも物量やサイクルタイムの増加を招くとい う問題があった。

【0012】そこで本発明の目的は、上記種々の問題点 に鑑み、命令レジスタからリザベーションステーション へ解読済命令を発行する際に、前記解読済命令を格納す るリザベーションステーション内のエントリーを限定 し、それに要するハードウェア等の物量及びサイクルタ イムを低減した命令制御装置及びその方法を提供するこ とにある。

【0013】また、本発明の目的は、リザベーションス

去、圧縮を行ってリザベーションステーション内におけ る命令解読順序を保持するように構成し、それによって 命令順序識別子に関連する比較処理等を行うハードウェ アを不要とした命令制御装置及びその方法を提供するこ とを目的とする。

[0014]

【課題を解決するための手段】本発明によれば、解読済 みで実行ユニットに発行されていない複数個の命令を一 時格納する手段を設けた命令制御装置であって、前記格 10 納手段は各エントリーの順序がその格納する命令の解読 された順序を示すように構成され、エントリーから命令 が発行されるそのエントリーが消去され、未発行命令を 含むエントリーが連続した順序でエントリーを構成する ようにエントリー間で格納情報が移動するとともに、そ のエントリー間の移動量が最大で同時に解読されうる命 令数に等しい命令制御装置が提供される。

【0015】上記格納手段はソースオペランドが使用可 能であることを示す情報を有し、さらに前記情報により ソースオペランドが使用可能なエントリーが複数存在す 20 る場合には、解読順序が古いエントリーから優先して実 行ユニットに命令を発行する命令発行制御手段を有す る。

【0016】さらに、命令解読時には解読された命令の 個数だけ加算され、かつエントリーから命令が実行ユニ ットに発行された場合はその発行命令数だけ滅算される ように構成され、それによって前記命令格納手段中の未 発行命令を有するエントリー数を示す指示手段を設け、 前記指示手段の内容に従って命令解読数を決定する。前 記指示手段の内容と命令の解読位置とから各解読済命令 30 を格納するエントリー番号を決定する請求項3記載の命 令制御装置。

【0017】また本発明によれば、解読済みで実行ユニ ットに発行されていない複数個の命令を一時格納する手 段を設けた情報処理装置の命令制御方法であって、前記 格納手段のエントリーがオペランド使用可能であって且 つ最も古い解読済命令を有するエントリーから順次命令 を発行すること、より新しい解読済命令を格納する上位 エントリーに空きエントリーが存在する場合には、各エ ントリーを順次下位に移動することで命令解読順序を保 40 持しながら前記空きエントリーを解消すること、最上位 から所定数のエントリーに空きがあり且つ命令レジスタ に有効な命令が存在する場合には、前記命令レジスタか らの解読済命令を前記所定数のエントリーに順次格納し ていくこと、から成る命令制御方法が提供される。

【発明の実施の形態】図3は、本発明による命令制御装 置の一構成例を示したものである。図3において、命令 レジスタ (IWR) 13は、図1の命令キャッシュ12 からフェッチした複数の命令をその命令順(命令解読 テーションから実行ユニットに発行したエントリーの消 50 順)にIWRO、IWR1及びIWR2から成る各レジ

になる。

5

スタへ格納する。本例では一時に最大3命令が同時に解 読できるよう構成されている。

【0019】解読制御回路21は、図1の例ではその機能の一部が制御ユニット16に含まれることになるが、ここでは解読制御回路21が本発明に特徴的な制御動作を実行するものであり、また先の図2の(c)と関連させる意味で、図2の(c)の回路17に含めて描いている。同様に、命令発行制御回路22も図2の(c)の回路18に含めて描いている。

【0020】前記解読制御回路21は、命令レジスタ13からの命令を受け取り、命令解読数を決定するとともに、どの命令をどのリザベーションステーション14のエントリーRSE0~RSE5に格納するかを決定する。また、解読制御回路21は前記命令発行制御回路18から実行ユニット15へ発行された命令発行数を受け取り、後述するその内部の未発行命令格納エントリー数カウンターを更新する。

【0021】リザベーションステーション14は、本例では6エントリーで構成されており、下に位置するエントリーほど命令解読順序が古いように構成されている(RSE5が最も古い)。命令発行制御回路22は、リザベーションステーション14の6エントリーの中から発行可能な命令を命令解読順に3つまで同時に実行ユニットに発行(EX1、EX2、EX3)するよう構成されている。また、前述したように同時命令発行数を解読制御回路21に通知する。

【0022】ここでは、本発明の実施例を詳細に説明する前に、その理解の容易のために図4及び図5を用いて本発明による命令制御装置の基本動作について説明しておく。図4は、本発明におけるリザベーションステーションの処理動作の一例を示したものである。図5は、本発明による命令制御装置の基本処理フロー例を示したものである。

【0023】図4の(a)では、命令レジスタ(IWR)13からの解読済命令がリザベーションステーション14の6つのエントリーに格納されている。命令 は最も古く解読され、命令 は最も新しく解読された命令である。解読済命令 及び は他の命令に先んじて実行可能状態になり、図4の(b)に示すように命令の解読順序 ~ に係わらず前記命令 及び が直ちに実行ユニット15に発行され、実行される。ここまでは、図2の(a)及び(b)と同じである。

【0024】図4の(c)では、本発明に特徴的な動作が実行される。第1に図4の(b)で空きとなった2つのエントリーは削除・圧縮される。すなわち、空きとなったエントリーRSE2及びRSE4にはより新しく解読された命令が上位側から順次シフトされ格納される。その結果、本例の場合ではエントリーRSE5~RSE2に命令解読が古い順で命令、、及びがそれぞれ格納される。

【0025】第2に、前記命令のシフト動作により新たに空きとなったエントリーRSE0及びRSE1に命令レジスタ13から後続の解読済命令 及び が格納される。図4の(c)からも明らかなように、上記第1及び第2の動作を実行することで命令レジスタ13が解読済命令を格納するリザベーションステーション14のエントリー対象はRSE0~RSE2の3個のみで済むこと

6

【0026】さらに、リザベーションステーション14 10 から実行ユニット15に命令を発行する際にもRSE5 の側(下位側)から実行可能な命令を順次発行するだけ で命令解読順序が保証されることになる。その結果、従 来の解読済命令を全てのエントリーRSE0~RSE5 に格納可能とするための論理回路やチップ内配線域等が 大幅に低減され、またリザベーションステーション14 内の命令解読順序を決定するための命令順序識別子及び ハードウェア等が不要となる。

【0027】図5には、上述した本発明による命令制御装置の動作をフロー化して示している。ステップS1020~12では、リザベーションステーション14内の各エントリーRSEO~RSE5のうちでオペランドが使用可能となり且つ命令解読順序の最も古いもの(下位側)から順次実行ユニット15~命令が発行される。次に、ステップS13~15で前記命令発行により空きとなったエントリーへ上位側からエントリーの移動(シフト動作)が行われ、空きエントリが削除・圧縮される。

【0028】最後に、ステップS16及び17で、RSE0~RSE2に空きのエントリーがあり且つ命令レジスタ13に有効な命令がある場合には、その解読済命令が古い順からRSE2~RSE0~格納される。

【0029】図6は、図3の実施例で使用するリザベーションステーション14の構成例を示したものである。図6の(b)に示すように、リザベーションステーション14は、各エントリーに対応した有効性を示すVビット(V=1(塞)/0(空))、オペランド使用可能を示すRビット(R=1(実行可)/0(実行不可))、及び命令内容を示すOPCODE等を保持する。

【0030】また、図6の(a)に示すように本発明の構成によれば各エントリーは4入力の選択信号によって選択されたエントリーに対応データを格納可能である。ここで、IWR0~IWR2は命令レジスタから格納される命令の有効性情報であり、またRSE0~RSE5はリザベーションステーション14の各エントリーの有効性情報である。以下、これらの機能動作をも含めて図3の実施例について詳細に説明する。

【0031】図7は、図3の命令発行制御回路22の一構成例を示したものである。また、図8は、図7の論理テーブルを示したものである。図7及び8において、+READY信号は、図6のVビットとRビットの論理積で生成される信号であり、従ってV=1(塞)且つR=

1 (実行可) のとき発行可能となる (+READY信号

【0032】また、+RSE5__EX1はエントリーR SE5が発行可能であって最も解読順序が古いことを示 す信号(EX1)であり、+RSE4_EX2はエント リーRSE4が発行可能で2番目に解読順序が古いこと を示す信号(EX2)である。その他信号も同様であ る。これまで説明してきたように、本発明によればリザ ベーションステーション14の各エントリー内の命令は 常に古い方から解読順に従って並ぶことになる。

【0033】その結果、図7に示すように各エントリー 毎のREADY信号の簡単な論理の組み合わせによって 容易に命令発行優先順序が決定される。例えば、図8に 点線枠で示す+RSE5_Ready (=1) 及び+R SE4_Ready (=1) の場合には、RSE5がE X1の信号であり、RSE4はEX2の信号となる。こ れにより、従来の命令順序識別子(IID)やその比較 器等は一切不要となる。なお、図7及び8ではEX3信 号(3番目に解読順序が古いことを示す)については説 明しなかったが、上記と同様に構成できることは明らか である。

【0034】図9は、図3の解読制御回路21の一構成 例を示したものである。図10は、図9の動作の一例を 示したものである。図9に示すように、解読制御回路2 1は、解読命令数を逐次加算し、それから発行命令数を 減算する加減算器31と、その結果を保持するエントリ 一数カウンター32、そして前記エントリー数カウンタ 一32の内容をデコードした信号と命令レジスタ13か ちの各IRW0~2の有効性ビットとから解読命令数を 生成し、前記解読命令数に基づいて命令レジスタ13か らリザベーションステーション14へ与える解読済命令 の格納先エントリー番号選択信号を生成するデコーダ3 3から成る。

【0035】図10には、前記解読命令数、発行命令 数、及びエントリー数カウンター値との関係を例示して いる。図10の(a)~(c)は、図4で示したものと 同じである。図10の(d)の発行命令数は、リザベー ションステーション14から実行ユニット15に発行さ れた命令数を示しており、命令発行制御回路22から与 えられる。また、図10の(e)の命令解読数は、上述 したようにデコーダ33の出力として与えられ、命令レ ジスタ13の解読済命令数を示す。図10の(f)のエ ントリー数カウンター値はリザベーションステーション 14内で使用中(解読済命令を格納している)エントリ 一数を示す。すなわち、エントリー数カウンター値=Σ (命令解読数―命令発行数) である。

【0036】図11は、デコーダ33における解読命令 数生成回路の一例を示したものである。また、図12 は、図11の論理テーブルを示している。図11及び1 2で+IWRO REL信号は命令レジスタ13のIW 50 実施例では同時に実行ユニット15に発行される命令数

RO上の命令が解読終了したことを示す信号であり、そ の他も同様である。+IWRO_V信号はIWRO上に 有効な信号が存在することを示す信号である。一方、一 IWRO_V信号はIWROが空であることを示してい

8

【0037】また、+RSE_LE_5信号はエントリ ー数カウンター値が「5」に等しいか又はそれ以下であ ることを示す信号である。図12に示すように、+RS E_LE_5の場合には1個の解読命令が、また+RS 10 E_LE_4又は+RSE_LE_3の場合には2又は 3個の解読命令が生成される。

【0038】図13は、デコーダ33において前記解読 命令数生成回路の次段に配置される解読済命令の格納先 エントリー番号選択信号生成回路の一例を示したもので ある。また、図14は、図13の論理テーブルを示して いる。図13及び14で+RSE_EQ_4信号はエン トリー数カウンター値が「4」に等しいことを示す信号 である。また、IWRO_TO_RSE2信号は、命令 レジスタ13のIWR0上の命令がリザベーションステ 20 ーション14のエントリーRSE2に格納されることを 示す信号である。他も同様である。

【0039】図14に示すように、前述した図11の解 読命令数生成回路で生成された+IWRO_REL信号 等に、さらにエントリー数カウンター値のデコード信号 及びIWROの有効性信号を用いて命令レジスタ13か らの解読済命令を格納するリザベーションステーション 14の3つのエントリRSE0~RSE2のいずれかが 選択される。図14で点線枠で示した例は、IWRO~ IWR2の3個の解読済命令がリザベーションステーシ ョン14の各エントリRSE2~RSE0に同時に格納 される場合を示している。

【0040】このように、本発明によれば最大で同時に 解読可能な命令数から入力情報を選択することにより物 量を最小限に抑えることができる。さらに解読終了信号 の分配先を絞ることができサイクルタイムを抑えること ができる。

【0041】図15は、リザベーションステーション1 4内の空きエントリの選択回路の一例を示したものであ る。また、図16は、図15の論理テーブルを示してい 40 る。図15及び16で+RSE2_TO_RSE5はR SE3、4、5が空いている時オンとなり、+RSE3 __TO__RSE5はRSE4、5が空きである時オンと なり、+RSE4_TO_RSE5はRSE5が空きで ある時オンとなり、+RSE5_TO_RSE5はRS E5が有効であるときオンとなる。このように各入力選 択信号はエントリーの有効性情報から容易に作成され る。

【0042】また、SET_RSE5信号はエントリー RES5にデータを設定することを示す信号である。本

10

は最大3個であって、それらはまた最大で同時に解読され得る命令数でもあることから、それらが連続したエントリーにある場合を考慮して自エントリを含めて上位3エントリーまでの空きを検出する。なお、各エントリー間の命令シフト動作は一般的なレジスタ間のデータ転送処理でありここでは説明しない。

[0043]

【発明の効果】以上説明したように、本発明によれば最小の物量で高速なリザベーションステーションを構成することが可能となる。

【図面の簡単な説明】

【図1】命令処理装置における命令処理構成の概要を示した図である。

【図2】従来のリザベーションステーションにおける処理動作の一例を示した図である。

【図3】本発明による命令制御装置の一構成例を示した 図である。

【図4】本発明におけるリザベーションステーションの 処理動作の一例を示した図である。

【図5】本発明による命令制御装置の基本処理フロー例を示した図である。

【図6】図3のリザベーションステーションの一構成例 を示した図である。 【図7】図3の命令発行制御回路の一構成例を示した図である。

【図8】図7の論理テーブルを示した図である。

【図9】図3の解読制御回路の一構成例を示した図である。

【図10】図9の動作の一例を示した図である。

【図11】解読命令数生成回路の一例を示した図である。

【図12】図11の論理テーブルを示した図である。

10 【図13】解読済命令の格納先エントリー番号選択信号 生成回路の一例を示した図である。

【図14】図13の論理テーブルを示した図である。

【図15】選択回路の一例を示した図である。

【図16】図15の論理テーブルを示した図である。

【符号の説明】

13…命令レジスタ

14…リザベーションステーション

21…解読制御回路


22…命令発行制御回路

Ø 31⋯加減算器

32…エントリー数カウンター

33…デコーダ


【図1】




[図2]

図 2


従来のリザベーションステーションの動作の一例






【図4】


図 4 図3のリザペーションステーションの処理動作の一例・





【図8】

【図3】



23 8

RSE3-R.	RSE4-R.	RSE5-R.	EX1	EX2
		1	RSE5	_
_	1	0	RSE4	
1	0	0	RSE3	
_	[]	1	RSE5	RSE4
1	1	0	RSE4	RSE3

RSE5


RSE3

0

図7の論理テーブル

【図5】


図 5 本発明による命令制御装置の基本処理フロー例



【図7】

図 7

図3の命令発行制御図路の一例



[図6]


図 6 図 3 のリザペーションステーションの一実施例

(a) 運択論理情報	(b) リザベーション ステーション			
C~~1	_			_
INTRO, INTR1, INTR2, RSEO	v	R	OPCODE	RSE 0
IMRO, IMRI; RSEO, RSE1				RSE 1
IWRO, RSEO, RSE1, RSE2				RSE 2
RSEO, RSE1, RSE2, RSE3				RSE 3
RSE1, RSE2, RSE3, RSE4				PSE 4
RSE2, RSE3, RSE4, RSE5				RSE 5
				_

【図10】

图 10	63 § ග¶	動作の一例			
(a) クロック	وم ا	00 × 0	クロック 3	2007 4	クロック 5
	IWR2 命令①	命令⑥	命令(3)	命令(9)	+++++++++++++++++++++++++++++++++++++
(b) IWR	IWRI 命令②	命令の	命会图	命会图	
	IWRO 命令(D	命令④	命会の	命令①	
		\nearrow	$\overline{}$	\subset	
	RSE0		命令®	命令の	命令®
	RSE1		命令⑤		命令①
(C) リザベーション ステーション	PSE2		命参②	\$ \$@	命令働
	RSE3	∳ ⊕©	⊕+3 ⊙		命令④
	RSE4	命令②	⊕+2	命令②	ቁ ቀወ
	RSE5	命令①	命令①	命令①	命令①
(d) 発行命令数	0	0	0	2	0
(e) 解協命令数	3	3	0	0	2
(f) カウンタ値	0	3	6	4	6

【図9】




【図11】

【図13】

解院済命令の格納光エントリー番号選択信号 生成回路の一例

図 11

解読命令数生成回路の一例



【図16】

図 16

図15の綺理テーブル

RSEO	RSE1	RSE2	RSE3	RSE4	RSE5	SET
		1	0	0	0	
_	_	_	ī	0	0	RSE5
		_	_	1	0	
		_	_	_	1	

図13

+IWR0_REL +RSE_LE_3	+ IWRO_ TO _RSE2
+RSE_EQ_4	+IWR0_ TO_RSE1
+RSE_EQ_5	+IWR0_TO_RSE0
-IWRO_V +IWR1_REL	+IWR1_TO_RSE1
+IWRO_V	+1WR1_TO_RSE0
+IWR2_REL	+1WP2_TO_RSE0


【図12】

四四15元

図11の論理テーブル

選択向	はの一

IWRO-V	IWR1-V	IWR2-V	RSE-LE	IWRO-REL	IWR1-REIL	INR2-REL
1	_	_	5	1	0	0
0	1	—	5	0	1	O
0	0	1	5	0	o	1 1
1	1	_	4	1	1	0
1	0	1	4	1	0	1
0	1	1 .	4	0	1	1
1	1	1	3	1	1	1



【図15】

【図14】

図13の論理テーブル

71図

IMRO-REL	INR1-REL	IWR2-REL	INRO-V	RSE-EQ/LE	RSE0	RSE1	RSE2
1	_		_	5	1	_	_
1	_	_		4	_	1	
1			_	3		_	[1]
_	1	_	0	4		1	_
	1		_	3		[1]	
_	1	_		5	1	_	—
· —	1		1	4	1		- _
		1	_	_	[1]	1	_